



COMPUERTAS LÓGICAS

CIRCUITO LÓGICO COMBINACIONAL

- Es aquel cuya salida depende de la combinación de las entradas en el momento que se esté realizando la medida de la salida, estos circuitos usan las compuertas lógicas representadas mediante las expresiones booleanas.
- Esto quiere decir que un circuito de estas características puede tener (n) entradas y (t) salida









COMPUERTAS LÓGICAS

- Son dispositivo electrónico que producen un resultado en base a un conjunto de valores de entrada, las compuertas corresponden a los operadores AND, OR, XOR y NOT, así también como a las compuertas derivadas como son : NAND, NOR, XNOR y otras que como tal no representan un comportamiento lógico, pero si eléctrico.




Compuerta AND

| Arreglo Eléctrico | símbolo | Funcion | Tabla de verdad | Funcion lógica | Compuerta TTL | | | | | | | | | | | | | | | |
|---|---|--|---|----------------|---------------|---|---|---|---|---|---|---|---|---|---|---|---|---|-----------------|---|
|  |  | La puerta lógica (Y), más conocida por su nombre en inglés AND, realiza la función booleana de producto lógico ($Z=A \cdot B$) | <table border="1"><thead><tr><th>A</th><th>B</th><th>Z</th></tr></thead><tbody><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></tbody></table> | A | B | Z | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | $Z = A \cdot B$ |  |
| A | B | Z | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 0 | | | | | | | | | | | | | | | | | | |
| 0 | 1 | 0 | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 0 | | | | | | | | | | | | | | | | | | |
| 1 | 1 | 1 | | | | | | | | | | | | | | | | | | |



Compuerta OR

| Arreglo Eléctrico | símbolo | Funcion | Tabla de verdad | Funcion lógica | Compuerta TTL | | | | | | | | | | | | | | | |
|---|---|---|---|----------------|---------------|---|---|---|---|---|---|---|---|---|---|---|---|---|-------------|---|
|  |  | La puerta lógica O, más conocida por su nombre en inglés OR, realiza la operación de suma lógica, su símbolo es el mas (+). | <table border="1"><thead><tr><th>A</th><th>B</th><th>Z</th></tr></thead><tbody><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></tbody></table> | A | B | Z | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | $Z = A + B$ |  |
| A | B | Z | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 0 | | | | | | | | | | | | | | | | | | |
| 0 | 1 | 1 | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 1 | | | | | | | | | | | | | | | | | | |
| 1 | 1 | 1 | | | | | | | | | | | | | | | | | | |




Compuerta NOT

| Arreglo Eléctrico | símbolo | Funcion | Tabla de verdad | Funcion lógica | Compuerta TTL | | | | | | |
|---|---|---|---|----------------|---------------|---|---|---|---|---------------|---|
|  |  | La puerta lógica NO (NOT en inglés) realiza la función booleana de inversión o negación de una variable lógica; una variable lógica (A) a la cual se le aplica la negación se pronuncia como "no A" o "A negada." | <table border="1" data-bbox="1411 682 1549 918"><thead><tr><th>A</th><th>Z</th></tr></thead><tbody><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></tbody></table> | A | Z | 0 | 1 | 1 | 0 | $Z = \bar{A}$ |  |
| A | Z | | | | | | | | | | |
| 0 | 1 | | | | | | | | | | |
| 1 | 0 | | | | | | | | | | |




Compuerta NAND

| Arreglo Eléctrico | símbolo | Funcion | Tabla de verdad | Funcion lógica | Compuerta TTL | | | | | | | | | | | | | | | |
|---|---|---|---|----------------|---------------|---|---|---|---|---|---|---|---|---|---|---|---|---|--|---|
|  |  | La puerta lógica (NO Y), más conocida por su nombre en inglés NAND, realiza la función booleana de producto lógico negado | <table border="1"><thead><tr><th>A</th><th>B</th><th>Z</th></tr></thead><tbody><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></tbody></table> | A | B | Z | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | $Z = \overline{A * B}$ $Z = \overline{A} + \overline{B}$ |  |
| A | B | Z | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 1 | | | | | | | | | | | | | | | | | | |
| 0 | 1 | 1 | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 1 | | | | | | | | | | | | | | | | | | |
| 1 | 1 | 0 | | | | | | | | | | | | | | | | | | |



Compuerta NOR

| Arreglo Eléctrico | símbolo | Funcion | Tabla de verdad | Funcion lógica | Compuerta TTL | | | | | | | | | | | | | | | |
|---|---|--|---|----------------|---------------|---|---|---|---|---|---|---|---|---|---|---|---|---|--|---|
|  |  | La puerta lógica (NO O), más conocida por su nombre en inglés NOR, realiza la función booleana de suma lógico negada | <table border="1"><thead><tr><th>A</th><th>B</th><th>Z</th></tr></thead><tbody><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></tbody></table> | A | B | Z | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | $Z = \overline{A + B}$ $Z = \bar{A} * \bar{B}$ |  |
| A | B | Z | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 1 | | | | | | | | | | | | | | | | | | |
| 0 | 1 | 0 | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 0 | | | | | | | | | | | | | | | | | | |
| 1 | 1 | 0 | | | | | | | | | | | | | | | | | | |

Compuerta XOR


| Arreglo Eléctrico | símbolo | Funcion | Tabla de verdad | Funcion lógica | Compuerta TTL | | | | | | | | | | | | | | | |
|---|---|---|---|----------------|---------------|---|---|---|---|---|---|---|---|---|---|---|---|---|--|---|
|  |  | <p>La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR, realiza la función booleana $A'B+AB'$; su símbolo es (signo más "+" inscrito en un círculo).</p> | <table border="1"><thead><tr><th>A</th><th>B</th><th>Z</th></tr></thead><tbody><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>0</td></tr></tbody></table> | A | B | Z | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | $Z = A \oplus B$ $Z = A\bar{B} + \bar{A}B$ |  |
| A | B | Z | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 0 | | | | | | | | | | | | | | | | | | |
| 0 | 1 | 1 | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 1 | | | | | | | | | | | | | | | | | | |
| 1 | 1 | 0 | | | | | | | | | | | | | | | | | | |

Compuerta XNOR


| Arreglo Eléctrico | símbolo | Funcion | Tabla de verdad | Funcion lógica | Compuerta TTL | | | | | | | | | | | | | | | |
|---|---|---|---|----------------|---------------|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|  |  | Su salida de hecho estará en estado bajo cuando las dos entradas son iguales, la salida de una XOR negada | <table border="1"><thead><tr><th>A</th><th>B</th><th>Z</th></tr></thead><tbody><tr><td>0</td><td>0</td><td>1</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></tbody></table> | A | B | Z | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 1 | 1 | $Z = A \odot B$ $Z = \bar{A}\bar{B} + AB$ $Z = \overline{A \oplus B}$ | Colector Abierto  |
| A | B | Z | | | | | | | | | | | | | | | | | | |
| 0 | 0 | 1 | | | | | | | | | | | | | | | | | | |
| 0 | 1 | 0 | | | | | | | | | | | | | | | | | | |
| 1 | 0 | 0 | | | | | | | | | | | | | | | | | | |
| 1 | 1 | 1 | | | | | | | | | | | | | | | | | | |

TIPOS DE SALIDAS PARA LAS COMPUERTAS LÓGICAS

Transistor saturado, equivale a un corto circuito




Transistor en corte, equivale a un circuito abierto



DIFERENTES ETAPAS DE SALIDA DE LA LÓGICA TTL


- A continuación se muestran la diferentes configuraciones en la etapa de salida de una compuerta. Se distinguen tres tipos:
- Totem-pole
- Con carga resistiva
- En colector abierto



TOTEM POLE



Cuando la entrada es un nivel alto, la unión base-emisor de T1 se polariza en inversa y la unión base-colector en directa. Esto permite que la corriente atraviese R1 y la unión base-colector de T1 llevando a T2 a saturación. Como resultado, T2 excita a T3 y su tensión de colector, que es la salida, es próxima al potencial de tierra (T4 se mantiene bloqueado). Por consiguiente se obtiene una salida a nivel bajo para una entrada a nivel alto.

Cuando la entrada está a nivel bajo, la unión base-emisor de T1 se polariza en directa y la unión base-colector en inversa, por lo que se genera una corriente a través de R1 y de la unión base-emisor de T1. En la base de T2 no hay corriente por lo que no conduce. El colector T2 está a nivel alto, lo que pone en conducción a T4. El transistor T4 saturado proporciona un camino de baja resistencia desde Vcc hasta la salida. Por tanto, un nivel bajo a la entrada da lugar a un nivel alto en la salida. El diodo D1 evita los picos negativos de tensión en la entrada que podrían dañar a T1 y el diodo D2 asegura que T4 quede bloqueado cuando T2 conduce.



TOTEM POLE


- Es el tipo de salida más usual. Hay que tener en cuenta que no podemos unir las salidas de circuitos totem-pole porque se produce una corriente excesiva y daría lugar a daños en el dispositivo.




COLECTOR ABIERTO

La salida se toma del colector del transistor T_3 . Para que el circuito funcione se debe conectar una resistencia de pull-up externa entre la salida y la fuente de alimentación. Cuando T_3 no conduce la salida es llevada a V_{cc} a través de la resistencia externa. Cuando T_3 se satura, la salida se lleva a un potencial próximo a tierra a través del transistor saturado.

La elección del valor de la resistencia es un compromiso entre la disipación de potencia y la velocidad. Las resistencias de valor alto reducen la corriente de colector, y por tanto la potencia, pero también limitan la velocidad.



ELÉCTRICAMENTE



AND cableada. (a) Una o más salidas a '0'. (b) Todas las salidas a '1'.

| T1 | T2 | T3 | V _o |
|----|----|----|----------------|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 |

$$V_o = \overline{T_1 + T_2 + T_3}$$

$$V_o = \overline{T_1} \cdot \overline{T_2} \cdot \overline{T_3}$$

SALIDA EN COLECTOR ABIERTO (OPEN COLLECTOR).


Una de las ventajas de las puertas de colector abierto es que sus salidas se pueden conectar en paralelo para formar una configuración **AND cableada**. La función AND cableada resulta de particular interés cuando se deben combinar muchas entradas, pues se elimina la necesidad de disponer de puertas de muchas entradas. En todos los circuitos de AND cableada se requiere una resistencia externa. En los dispositivos con salida colector abierto (OC), se pueden conectar sin peligro, sus salidas entre sí. Como se muestra en la figura.

Esta configuración AND alamburada:

Elimina la necesidad de una compuerta AND *real*, los dispositivos OC suelen tener una velocidad de conmutación menor que los con salida Tótem. Son más sensibles al ruido.

Ejemplo: supongamos que se desea obtener una salida


$$V_o = (\overline{AB})(\overline{CD})$$



LÓGICA ALAMBRADA


En cambio, se requerirían solo 2 puertas “open collector” para lograr la misma salida.

La unión de los colectores y el uso de una R_C externa que es común a todas las puertas, permiten que si la salida de una de ellas es o lógico entonces, independientemente del estado de las otras puertas, la salida será baja. Únicamente cuando todas las salidas sean altas, V_O será alta. Es decir, se obtiene la función AND (de ahí el nombre “AND cableada”).



Las puertas open collector se pueden usar, por ejemplo, para formar un bus común que transmita información binaria hasta una salida.

Si se quiere transmitir un 1, o un 0, hasta la salida a través de P4, se deben poner a 1 las salidas de las puertas P1, P2 y P3. La puerta P5 permite la inversión de la salida del bus común.




TRIESTADO

Las puertas lógicas convencionales tienen dos estados de salida posibles: '0' y '1'. En algunas circunstancias resulta conveniente contar con un tercer estado que corresponde a una condición de alta impedancia, en la que se permite que la salida flote.


El voltaje de salida estará determinado por el circuito exterior que se conecte. La salida de la compuerta se habilita o se deshabilita mediante una señal de control. Los dispositivos de tres estados se usan en la creación de buses en los que las salidas de varios dispositivos están conectadas entre sí. Cada dispositivo puede entonces colocar datos sobre la línea siempre y cuando se habilite la salida de un solo dispositivo a la vez. Las salidas deshabilitadas no afectarán a la señal del bus.

La salida de la compuerta se habilita o deshabilita mediante una entrada de control C. la figura muestra una puerta con una entrada de control C activa a nivel bajo, es decir, la salida se habilita si $C=0$



| C | A | B | X |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | X | X | Z |

(a) Funcionamiento de C.I. tri-estado



(b) Uso de C.I. con salida tri-estado


TRISTADO

La configuración es similar a la Totem-pole, pero se le añade un transistor T5 que es gobernado por la patilla de inhibición, de forma que introduciendo un “1” se le hace conducir haciendo que su $V_{CE}=0$. Esto provoca que T1 conduzca y provoque el corte de T2, que a su vez provoca el corte de T3. Al mismo tiempo la conducción de T5 provoca el corte de T4. Como se puede apreciar el meter un “1” en T5 los dos transistores T4 y T3 están cortados. Lo que provoca que el potencial en v_o sea nulo, esto es haya una alta impedancia o aire.

Cuando la entrada de inhibición es 0, provoca que T5 esté cortado y que su influencia sea nula en el funcionamiento del circuito y este se comporte como la función que implementa. En este caso una puerta NAND.


La principal aplicación, como se puede apreciar en la figura, es la construcción de buses de comunicación en los que cada puerta deposita la información de manera aleatoria.

NUNCA SE DEBEN HABILITAR DOS PUERTAS AL MISMO TIEMPO ya que ello provocaría el mismo problema que en la configuración Totem-pole.



PROPIEDADES DE HABILITACIÓN Y DESHABILITACIÓN DE LAS COMPUERTAS

| Control | AND | OR | NAND | NOR | XOR | XNOR |
|---------|---------|---------|---------------|---------------|---------------|---------------|
| 0 | $Z = 0$ | $Z = B$ | $Z = 1$ | $Z = \bar{B}$ | $Z = B$ | $Z = \bar{B}$ |
| 1 | $Z = B$ | $Z = 1$ | $Z = \bar{B}$ | $Z = 0$ | $Z = \bar{B}$ | $Z = B$ |



Donde B esta representada por una señal que puede ser una constante o bien un reloj.